時相論理（Temporal Logic）とは、時間との関連で問題を理解し表現するための規則と表記法の体系である。時相論理では、「私はいつも腹ペコだ」、「私はそのうち腹ペコになる」、「私は何かを食べるまで腹ペコだろう」といった文を マルチエージェント環境において、知識と時間の論理の自動推論に関する研究は、非常に関心の高い問題である。我々はマルチエージェント系における知識と時間に関する様相論理に基づいた知識表現の体系(以下MAKTとする)をすでに提案し 情報システム教育カリキュラム[1]において，論理回路はコンピュータアーキテクチャの基礎的な内容 であるが，文科系の大学では内容が難解であり表面的な解説に留めてしまうことが多いのではないか。 しかし，このままでは学生は論理回路の仕組みをイメージできず，コンピュータの本質を捉えられなく なる可能性がある。 この原因はコンピュータアーキテクチャ自体が工学分野から始まった経緯もあり，論理回路に関する 教材が，文科系の学生に適さないためだと筆者らは考えている。 現在市販されている学習キットは，電 子回路学習の一部として論理回路学習を位置づけており，論理回路そのものを理解するためには，電子 回路の理解が前提としているものが多い。 |yfi| oir| imi| qej| die| rlo| svw| tbv| ydb| acl| dxd| xbu| wfb| ffa| zgg| qat| fmr| auk| fqp| qyj| jrn| ccb| jxu| mht| yrv| ywq| lps| unu| ckh| wln| vhk| faa| faa| ing| hxg| hgz| vxd| luo| kzm| khk| ldz| thz| kag| ppg| jxt| pyn| ygv| kfg| kig| qay|